Die Suche ergab 31 Treffer

von david
Di Dez 31, 2024 3:15 pm
Forum: uebungen
Thema: VHDL - 3 Network - 2024-12-31
Antworten: 0
Zugriffe: 496

VHDL - 3 Network - 2024-12-31

(C) David Vajda Tue Dec 31 12:05:43 2024 3 Network - TTL - Disjunktive Normalform x2 x1 x0 y 0 0 0 0 0 1 0 0 1 1 2 0 1 0 0 3 0 1 1 1 4 1 0 0 0 5 1 0 1 1 6 1 1 0 1 7 1 1 1 0 x2 x1 x0 y 1 0 0 1 1 3 0 1 1 1 5 1 0 1 1 6 1 1 0 1 1:3 0 - 1 1:5 - 0 1 6 1 1 0 y <= (not x2 and x0) or (not x1 and x0) or (x2 ...
von david
Di Dez 10, 2024 2:05 pm
Forum: uebungen
Thema: Schaltwerk 2024-12-10
Antworten: 1
Zugriffe: 1620

Re: Schaltwerk 2024-12-10

Kein Komplexes Schaltwerk, anderes uebungsprogramm als sonst Uebungsprogramm #include <stdio.h> #include <stdlib.h> #include <string.h> #include <time.h> #define MAX_SPECIAL_STATES 3 #define MAX_STATES 4 #define MIN_STATE 1 #define SPECIAL_STATE_1 1 #define SPECIAL_STATE_2 2 #define SPECIAL_STATE_3 ...
von david
Di Dez 10, 2024 2:03 pm
Forum: uebungen
Thema: Schaltwerk 2024-12-10
Antworten: 1
Zugriffe: 1620

Schaltwerk 2024-12-10

Komplexes Schaltwerk - das steuerwerk ist nicht 100% richtig, aber das ist gerade egal
von david
Sa Dez 07, 2024 4:55 am
Forum: uebungen
Thema: MIPS32 in VHDL
Antworten: 22
Zugriffe: 7097

Re: MIPS32 in VHDL

-- mit store - word - kurze pause entity opdecode is port ( opcode: in std_logic_vector (5 downto 0); memtoreg: out std_logic; memwrite: out std_logic; branch: out std_logic; alusrc: out std_logic; regdst: out std_logic; regwrite: out std_logic; aluop: out std_logic_vector (1 downto 0) ); end ...
von david
Sa Dez 07, 2024 3:32 am
Forum: uebungen
Thema: MIPS32 in VHDL
Antworten: 22
Zugriffe: 7097

Re: MIPS32 in VHDL

architecture behaviour of ALU is component ripplecarrychainadder32 port ( a: in std_logic_vector (31 downto 0); b: in std_logic_vector (31 downto 0); c: out std_logic_vector (31 downto 0); s: in std_logic; t: out std_logic ); end component; component sub32 port ( a: in std_logic_vector (31 downto 0 ...
von david
Fr Dez 06, 2024 8:35 pm
Forum: uebungen
Thema: MIPS32 in VHDL
Antworten: 22
Zugriffe: 7097

Re: MIPS32 in VHDL

Zu dem Blockschaltbild - 1.) R-Typ 2.) I-Typ 3.) J-Typ So weit ich hier sehe, ist kein J-Typ implementiert 1.) R-Typ: Register 2.) I-Typ: Immidiate 3.) J-Typ: Jump Absolut wert im speicher zu dem gesprungen wird Klassischer Additionsbefehl 1.) Intel: ADD AX, BX 2.) MIPS32: add $r0, $r1, $r2 oder ...
von david
Fr Dez 06, 2024 6:26 pm
Forum: uebungen
Thema: MIPS32 in VHDL
Antworten: 22
Zugriffe: 7097

Re: MIPS32 in VHDL

library ieee; use ieee.std_logic_1164.all; entity opdecode is port ( opcode: in std_logic_vector (5 downto 0); memtoreg: out std_logic; memwrite: out std_logic; branch: out std_logic; alusrc: out std_logic; regdst: out std_logic; regwrite: out std_logic; aluop: out std_logic_vector (1 downto 0 ...
von david
Fr Dez 06, 2024 6:14 pm
Forum: uebungen
Thema: MIPS32 in VHDL
Antworten: 22
Zugriffe: 7097

Re: MIPS32 in VHDL

Befehle weiss ich auswendig lb, lbu: laden eines bytes lh, lhu: laden eines halbwortes lw ld* la* li* sb sh sw sd* Lade und Speicherarchitektur Laden - Load - Speicher-Register Speichern - Store - Register-Speicher MOVE - Register-Register li, ldi, ... Laden eines direktwerts in ein Register ...
von david
Fr Dez 06, 2024 6:08 pm
Forum: uebungen
Thema: MIPS32 in VHDL
Antworten: 22
Zugriffe: 7097

Re: MIPS32 in VHDL

Vorzeichenerweiterungseinheit: 16 Bit relative Werte 16 Bit Zweierkomplement. Betrag: 15 Bit + 1 Bit Vorzeichen 15 Bit: 16384 = 16k Vor und zurueck oder positiv negativ immidiate Aber 16 Bit Wert. wird zu 32, z.B. fuer Addition in ALU Vorzeichenerweiterungseinheit: 16 bit unsigned kein problem zu 32 ...
von david
Fr Dez 06, 2024 4:51 pm
Forum: uebungen
Thema: MIPS32 in VHDL
Antworten: 22
Zugriffe: 7097

Re: MIPS32 in VHDL